正文

什么是上拉下拉

发布时间：2023-04-08 09:37:58 稿源：创意岭阅读： 109

大家好！今天让创意岭的小编来大家介绍下关于什么是上拉下拉的问题，以下是小编对此问题的归纳整理，让我们一起来看看吧。

开始之前先推荐一个非常厉害的Ai人工智能工具，一键生成原创文章、方案、文案、工作计划、工作报告、论文、代码、作文、做题和对话答疑等等

只需要输入关键词，就能返回你想要的内容，越精准，写出的就越详细，有微信小程序端、在线网页版、PC客户端

官网：https://ai.de1919.com。

创意岭作为行业内优秀的企业，服务客户遍布全球各地，如需了解SEO相关业务请拨打电话175-8598-2043，或添加微信：1454722008

本文目录:

1、app上拉框和下拉框的区别
2、什么是电平上拉下拉？
3、什么叫上拉电阻，下拉电阻，有什么作用？何时采用
4、什么是上拉和下拉电阻、作用及选型

什么是上拉下拉

一、app上拉框和下拉框的区别

下拉刷新、上拉加载。

1、下拉框就是在网页或者app搜索某个关键词的时候，会出现一个下拉方框。

2、上拉是指页面到达顶部是加载后面的数据。

二、什么是电平上拉下拉？

这个属于硬件问题。

数字电路有三种状态：高电平、低电平、高阻状态。

有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态。

对于悬空的引脚，由于它在IC内部没有接电阻，引脚上的电平是虚的。所以测得的是高电平。

一般使用 1k ~ 10k 1/10W 的电阻就够了。

需要用到上拉电阻和下拉电阻的情况还蛮多的，画图比较麻烦。

上拉电阻：就是从电源高电平引出的电阻接到输出

1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。

2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量，把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上，让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。

需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）

一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。

下拉电阻：和上拉电阻的原理差不多，只是拉到GND去而已。那样电平就会被拉低。下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。

三、什么叫上拉电阻，下拉电阻，有什么作用？何时采用

上拉电阻是直接接在电源上，接二极管的时候电阻末端是高电平，下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平。

左边的是上拉电阻示意图，右边的是下拉电阻示意图，换句换说，上拉电阻在开关S1断开情况下，C1点提供的是高电平，当S1闭合时，C1点提供低电平，下拉电阻在开关S2断开情况下在C2点提供的是低电平，当开关S2闭合时，在C2点提供高电平。

根据这两种特性可以在不同器件选用，比如共阴共阳数码管驱动，单片机IO引脚等灵活使用。当然要注意在下拉电阻使用时，在output2的位置一定要加限流电阻，否则会引起D2线路电流过大，类似短路。

当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

什么是上拉下拉

扩展资料：

提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

原则和上拉电阻是一样的，下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：

1．驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计时应注意两者之间的均衡。

2．下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。

3．高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

参考资料来源：百度百科——下拉电阻

四、什么是上拉和下拉电阻、作用及选型

电阻">上拉电阻是指：将某电位点采用电阻与电源VDD相连的电阻。比如，LM339比较器的输出端在输出高电平时，输出端是悬空的（集电极输出），采用上拉电阻可以将电源电压通过该电阻向负载输出电流，而输出端低电平时，输出端对地短接。下拉电阻就是在某电位点用电阻与地相连的电阻。如果某电位点有下拉和上拉电阻就组成了分压电路，此时，电阻又叫分压电阻。作用 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

以上就是关于什么是上拉下拉相关问题的回答。希望能帮到你，如有更多相关问题，您也可以联系我们的客服进行咨询，客服也会为您讲解更多精彩的知识和内容。